# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-058267

(43) Date of publication of application: 21.05.1981

(51)Int.Cl.

H01L 29/78

H01L 29/08

H01L 29/60

(21)Application number : 54-132908

(71) Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

**NEC CORP** 

(22) Date of filing:

17.10.1979

(72)Inventor: KATO KUNIHARU

NAGANO HITOSHI

SHIMADA YUKI

**IMAI SHUSABURO** 

HIDESHIMA KENJI


HANEDA HISASHI

# (54) INSULATED GATE TYPE FIELD-EFFECT TRANSISTOR

# (57)Abstract:

PURPOSE: To decrease the concentration of an electric field and increase dielectric resistance by a mechanism wherein a gate SiO2 film is formed on a wall surface of a concave section made up to a drain region when preparing a longitudinal MOSFET, and a region having the extremely low concentration of impurities is previously formed into the drain region at a nose of the concave section.

CONSTITUTION: An N- layer 202 functioning as the second drain region is grown on an N+ type semiconductor substrate 201 serving as the first drain region in an epitaxial shape, a P type layer 203 is formed on the layer 202, and an N+ type source region 204 is made up into the layer 203 in a diffusion shape. A groove section 205, which is located at the central section of the region 204 and a nose thereof is put into the layer



202, is bored, the wall surface is coated with an Al gate electrode 207 through a gate SiO2 film 206,

a window is opened to the SiO2 film formed on an exposed surface of the layer 203 and a source electrode 208 contacting with the region 204 is made up, and a drain electrode 209 is built up on the back of the substrate 201, thus forming an FET. An N⊖ ⊖ type region 210 is previously made up into the layer 202 in response to the nose of the groove section 205 in this constitution, the distribution of potential here is eased, the concentration of an electric field is decreased, and the FET is made resistent to high voltage.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### ⑩ 日本国特許庁 (JP)

① 特許出願公開

# 砂公開特許公報(A)

昭56—58267

6Dint. (	Cl. <sup>s</sup>
H 01 L	29/78
	20/08

識別記号

庁内整理番号 6603-5F 7514-5F 7638-5F 公公開 昭和56年(1981)5月21日発明の数 1審査請求 未請求

(全 4 頁)

## ❷絶録ゲート型電界効果トランジスタ

29/60

创特

夏 昭54—132908

魯出

顧 昭54(1979)10月17日

個発 明 者 加藤邦治

武蔵野市緑町三丁目9番11号日本電信電話公社武蔵野電気過信研究所内

必発 明 者 永野仁

武蔵野市緑町三丁目9番11号日本電信電話公社武蔵野電気通信 研究所内

⑦発明 者島田悠紀

武鼓野市採町三丁目9番11号日

本電信電話公社武藏野電気通信 研究所内

砂壳 明 者 今并修三郎

東京都港区芝五丁目33番 1 号日 本電気株式会社内

心発 明 者 秀島研二

東京都港区芝五丁目33番1号日

本電気株式会社内

吻発 明 者 羽田尚志

東京都港区芝五丁目33番1号日

本碱気株式会社内

**①出 願 人 日本電信電話公社** 

個代 型 人 弁理士 中村純之助

最終責に続く

#### 87 AN 18

#### 2. 停許請求の範囲

効果トランジスタ。

#### 5. 熟寫の詳細左親別

高州区化をはかる目的で複雑を設けた悪縁ゲート速電界効果トランジスタ(以下本明開電化計りては V - MOSFETと略称する)が提案されている。 本 1 図は逆来技術による V - MOSFETの構造を断値図で示す。 すなわち、 従来技術によれば M - 型でボーのドレイン 領域である 医抵抗層 基 級 1 0 1 上に、 この 若似 1 0 1 よ 9 寛 比 抵抗で、 あ

特殊昭56- 58267(2)

2のドレイン復純であるN<sup>-</sup> 届102を設け、ぎらにP型鉄版103、N<sup>+</sup> 領域103を形成する。そして、映図35海等105を設ける。この房部103は、N<sup>+</sup> 領域104、かよびご整領数103を突き抜け、N<sup>-</sup> 備102と選するようにお成でも、さらに二般化シリコン購106でわかわれるこの二酸化シリコン購106とにAG等のゲート電流101が設けられる。また、N<sup>+</sup> 領域104はAG等のソース電医108に接続され、一方 N<sup>+</sup> 銀紙が属準を101にはAU等のドレイン医福

とのようなVーNOSFETの基本動作は、エンハンスメント型の場合には、ゲート銀種191代ソース電程198代対し正電話を加えることにより、ゲート電篷下のP型銀数193の表面にディオルが形成され、アレインーソース関に電流が脱れ、ゲート電圧の大きさによりドレインーソースの電流量が誘致される。

しかしながら以上のような世来技術でよる V — MOSFBTにおいては、次の述べる欠点があ

第2回は本帯別の第1の実施の態様による V-MOSFETの新面型である。図中,201は 男1のピレイン領域であるが 型低短視層遊板。 202はが 型鉄紙抗圧患収201よりも高比点 抗の第2のドレイン領域でもるNT層、203は N 層202上に放けられたP型領域。204は ソースとさるN<sup>+</sup> 鉄泉である。205は、ソース となるげ 強缺204と尸勢の以203を突ま欲 け、N 層202応炎出する頻器である。206 **は解語できるをかかりように移放された二度化シ** リコン線で、20~は Ad 帯によってできたグー ト就在である。2 B B は AB 帯によってできたソ ース包在、209はAu 年のドレイン電流である。 取り目むとうに形成されたN""(N" 編より高比松 統)領域である。

次に本発明の基本創作を説明する。グートは要2 0 7 ピソース 選選2 0 8 ピ対して正常位を加えトランジスを動作をるせることは、従来のV~MOSFETと同じである。続いてOFF 代数

る。すなから、ドレインーソース間の耐圧は、P 型質は105かよびN 番102の怒をや比低校 によっても決まるが、ドレインーグート間の選界 集中が海郊突出部分にかるるために、存部のN 履162への突出理解の長短がドレインーソース 関射圧化大きく影響する。したがって、一定の N 隔102の比較抗化をいて高財圧を実現する に対、この突出距離を経过事にすれば良いだ、親 た上でのミチャン単位の突出距離の関節は非常に ひずかしく、器耐圧化への問題点となっている。

本発明の目的は、したがって、的話のような囚 能な製造工程を経ずに製造することができる。尚 献任のV~MOSESTを促集することである。

上記目的を達成するために、本発明による V-MOSPETは豊新に述べた精知の V-MOSPETがせらに第2のドレイン領域中の 確認の先落が突出している部分を取り囲むように 設けられた。第2のドレインとは異さる比延値を 有する第1あるいは第2項電影の領域を有すると とを要旨とする。

たついて説明する。OFF状態(ソースを正、ドレインを負)での乳圧は、P型領域263とNできるとNできるいた。 P型領域263とNであるいた。 P型領域205次次の電子を取り、 Bでは、 P型の電子を関係などの電子を受ける。 Pの電子を受ける。 Pのの関係を表現のでは、 Pのの関係を表現のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のでは、 Pのの対象のが、 Pででは、 Pのの対象のが、 Pででは、 Pのの対象のが、 Pででは、 Pのの対象のが、 Pででは、 Pのの対象のが、 Pででは、 Pののがは Pののが、 Pでは、 Pののがは Pののがは Pののが、 Pののでは、 P

到 3 密は、海部が V.字形で対応されている不発明の第 2 の設備の選挙による V - NO 3 F B T の既面園である。園中、5 0 1 は N<sup>+</sup> 報訴認試層 基礎、5 0 2 は N<sup>+</sup> 継続抵抗層基礎 5 0 1 よ り も高比抵抗な N<sup>-</sup> 増、3 C 5 は N<sup>-</sup> 増3 0 2 上に設けられた

2/24/2005

我知识56- 58267(3)

P担領域、504位ソースとなるが、領域である。305位、ソースとからが、領域504とP型領域605年突き致け、N、第302に突出するソ 勝である。306位、ソ際305をかかりようは、 形成された二酸化シリコン酸で、307位A3等 たよってできたゲート電程である。308はA8 等によってできたソース電優、309はAu中の ドレイン信程である。310は、ソ業305の N、層302への契由部をとりかこむよりに形成 されたN、領域である。との結本配作については 第2図の関係と同様であるが、ソ源の契約部と の関係と同様であるが、ソ源の契約部と の関係と同様であるが、ソ源の契約部と の関係と同様であるが、ソ源の契約部と の関係と同様であるが、ソ源の契約部と の関係とついるので、第2図の海より り 電界集中が滅者となり、本集朝がさらに効果的 に 新くと考えられる。

は4日は本先明のさらに他の一つの実施の類似によるV-NOSPRTの新田田である。以上二つの実施の態様においては、記2日の21日かよびは3回の31日は低級抗酒基根と同一準度型と省いなけれども、このことは必ずしも必要を条件ではかい、実際には、情報の第2ドレイン領域の失


四部を取り無んでいる領域はイントリング、クセデ講体に近く、チャネルが形成される領域と同一時代型であっても歴史之立い、第4 留中、2 1 日はたのよりをP 領域を急味し、他の引用番号はすべて第2 回の同一の引用番号と同一のものを意味する。第4 図に示すソーMOSPETも前に巡べた二つの実施の超過によるソーMOSPETと全く同様に動作し、また第3 国に示すソーMOSPETとないて、N で域がP 仮域であるとともできる。


以上説明したように、海部の第2のドレイン領域への突出部に第2のドレイン領域よりも高い比較抗を有する領域を形成することによって、突出部での常界集中を疑和できるので、本発明によれば、容易に高耐圧ギーMOSFETを製造することができる。

### L 図版の簡単分説明

第1回は炭光のV-MOSPETの断菌図。第2 図から無4回までは本発明のそれぞれ美った患績の曖昧によるV-MOSFETの断面図である。


> 特許出額人 日本電信電話公社 (2か1名) 代理人分理士 亨特 碑之 助。






特朗昭56- 58267(4)

かる 図





第1頁の続き の出 頃 人 日本電気株式会社 東京都港区芝五丁目33番1号